Schaltplan (Circuit Schematic)

Über Schaltpläne

Ein Schaltplan ist die standardisierte grafische Darstellung einer elektronischen Schaltung — Bauteile werden als normierte Symbole gezeichnet, durch Leitungen verbunden, mit allen Informationen, die zum Aufbau oder zur Simulation der Schaltung erforderlich sind. Elektronikingenieure verwenden Schaltpläne während des gesamten Produktlebenszyklus: vom ersten Konzept bis zur Überprüfung des PCB-Layouts und zur Datenblattdokumentation. Schematex folgt IEEE Std 315-1975 / ANSI Y32.2 und IEC 60617 für Bauteilsymbole.

Der DSL verfügt über zwei Modi. Der Netlist-Modus (empfohlen) ist SPICE-ähnlich: Sie listen Bauteile und deren Knotenverbindungen auf, und die Engine berechnet das Layout automatisch — jede Zeile ist eigenständig, ohne räumlichen Zustand, den man verfolgen müsste. Der Positionsmodus dient dem manuellen Zeichnen: Bauteile reihen sich in einer Richtung aneinander wie in Schemdraw. Beide Modi erzeugen dasselbe SVG. Für generierte Diagramme (z. B. durch ein LLM) verwenden Sie stets den Netlist-Modus — dieser hat bei weitem die geringere Fehlerquote.

1. Eine minimale Schaltung (Netlist-Modus — empfohlen)

Die kleinste sinnvolle Schaltung: eine Spannungsquelle, ein Widerstand und ein Kondensator nach Masse — ein RC-Tiefpassfilter.

Drei Regeln decken ~90 % der Netlist-Nutzung ab:

1. Beginnen Sie mit circuit "Titel" netlist (das Schlüsselwort netlist aktiviert diesen Modus).
2. Jede Zeile hat die Form komponentenId knotenA knotenB wert — ein Bauteil, die zwei (oder mehr) benannten Knoten, mit denen es verbunden ist, dann sein Wert.
3. Zwei Bauteile, die denselben Knotennamen teilen, sind miteinander verdrahtet. 0, gnd oder GND ist das Massenetz (ein Massesymbol wird automatisch gezeichnet).

Das Präfix der Komponenten-ID legt das Symbol fest: R*→Widerstand, C*→Kondensator, L*→Induktivität, V*→Spannungsquelle, D*→Diode, Q*→BJT. Wenn das Präfix mehrdeutig ist, fügen Sie type= hinzu (z. B. X1 a b type=opamp). Sie müssen keine Koordinaten berechnen — die Engine leitet die Platzierung aus der Konnektivität ab.

Kommentare müssen mit # am Anfang einer eigenen Zeile beginnen.

2. Bauteile

2.1 Syntax im Netlist-Modus

Eine Netlist-Zeile hat folgende Form:

komponentenId knoten... [wert] [type=…] [label="…"]

Die positionellen Knoten kommen zuerst; ein abschließendes Token, das nicht wie ein Knoten aussieht, wird als Wert interpretiert. Beispiel — ein Transistor (4 Knoten) und ein Widerstand:

Q1 c b e npn        # Kollektor-, Basis-, Emitter-Knoten + Modell
Rc vcc c 2.2k       # zwei Knoten + Wert

Optionaler Orientierungshinweis. Die Engine orientiert Symbole automatisch nach ihrer Funktion (Quellen oben, Masse unten, der Rest horizontal). Um ein einzelnes Symbol zu verschieben, fügen Sie dir=right|left|up|down hinzu — die Konnektivität bleibt unverändert, nur die Ausrichtung des Symbols ändert sich:

C1 out 0 100n dir=down    # C1 als Shunt-Kondensator nach Masse zeichnen

Dies ist die leichtgewichtige Layout-Steuerungsebene (ähnlich wie die komponentenweise Orientierung in Lcapy): die Netlist-Konnektivität übernimmt die Hauptarbeit, dir= verfeinert lediglich das Erscheinungsbild. Für vollständige geometrische Kontrolle verwenden Sie den Positionsmodus (siehe unten).

2.2 Syntax im Positionsmodus (manuelles Zeichnen)

Der Positionsmodus dient zum manuellen, geometrischen Aufbau eines Schaltplans. Bevorzugen Sie für generierte Ausgaben den Netlist-Modus — der Positionsmodus erfordert das Verfolgen eines sich bewegenden „Cursors" über Zeilen hinweg, was für LLMs fehleranfällig ist.

Eine benannte Bauteilzeile hat die Form:

id: type richtung [value="…"] [label="…"]

Eine anonyme Komponente lässt das id:-Präfix weg — der Parser weist eine automatische ID zu.

R1: resistor right value="4.7k" label="R1"
capacitor down value="100n"

Richtung ist eines von right (Standard), left, up, down. Es steuert, in welche Richtung sich die Komponente vom aktuellen Cursor-Position aus erstreckt.

2.3 Passive Bauteile

2.4 Quellen und Versorgung

2.5 Halbleiter — Dioden

2.6 Halbleiter — Transistoren

2.7 Analoge ICs und Operationsverstärker

2.8 Schalter und Relais

2.9 Elektromechanische Bauteile und Messtechnik

2.10 Verbinder und Annotationen

3. Verdrahtung und Verzweigung

3.1 Leitungssegmente

wire richtung [N] zeichnet eine einfache Leitung vom aktuellen Cursor in die angegebene Richtung. Eine optionale Zahl legt die Länge in Pixeln fest.

wire right
wire down 40
wire left 20

3.2 Cursor-Sprung mit at:

at: id.end bewegt den Cursor zu einem benannten Ankerpunkt, ohne etwas zu zeichnen. Verwenden Sie dies, um von einem zuvor platzierten Bauteil aus zu verzweigen.

R1: resistor right value="10k"
at: R1.end
C1: capacitor down value="100n"

Benannte Ankersuffixe: end, start. Bauteile behalten ihre ID im gesamten Diagramm, sodass Sie zu jedem zuvor platzierten Bauteil zurückspringen können.

3.3 Verbindungspunkte

Platzieren Sie einen dot (oder verwenden Sie net NAME: dot), um eine T-Verbindung zu markieren — einen Punkt, an dem drei oder mehr Leitungen zusammentreffen. Ohne einen Punkt werden sich kreuzende Leitungen als Kreuzung ohne Verbindung dargestellt.

R1: resistor right
dot
wire right           # fortsetzung von R1.end
at: R1.end
C1: capacitor down   # Abzweig nach unten vom selben Punkt

3.4 Benannte Netze

net NAME deklariert ein benanntes Netz. net NAME: dot deklariert das Netz und platziert einen Verbindungspunkt am aktuellen Cursor, wobei diese Position gespeichert wird. Später springt at: NAME zum Ankerpunkt dieses Netzes zurück.

net VOUT: dot
R2: resistor right value="10k"
at: VOUT
C1: capacitor down value="470n"

3.5 Netzbezeichnungen

label "text" richtung? platziert eine Textbezeichnung an der aktuellen Cursor-Position. Bezeichnungen bewegen den Cursor nicht weiter. Sie sind nützlich zur Benennung von Versorgungsschienen oder blattübergreifenden Verbindungen.

label "VCC" up
label "GND" down

4. Netlist-Modus

Fügen Sie netlist nach dem Titel in der Kopfzeile hinzu, um zum SPICE-ähnlichen Netlist-Parsing zu wechseln. Die Auto-Layout-Engine berechnet die Bauteilpositionen aus der Netz-Konnektivität.

circuit "Tiefpassfilter" netlist

4.1 Netlist-Zeilenformat

Jede Zeile hat die Form: ID netz1 netz2 [netz3…] [wert] [schlüssel=wert…]

• ID — Bauteil-Bezeichner. Der erste Buchstabe bestimmt den Standardtyp (SPICE-Präfix-Konvention).
• netz1, netz2, … — Netznamen, mit denen die Pins verbunden sind. Netznamen, die 0, gnd, ground, earth, pe, agnd, dgnd, gnda, gndd, vss oder com entsprechen (Groß-/Kleinschreibung unerheblich, mit optionalem _<wort>- oder numerischem Suffix — z. B. gnd_ref, AGND_DIG, EARTH1), werden alle auf das Massenetz normiert.
• wert (optionales nacktes Token) — Bauteilwert oder Modellname.
• schlüssel=wert (optional) — Überschreibungen für label=, value=, type=.

4.2 SPICE-Präfix → Bauteiltyp

Geltungsbereich: Schematex Circuit deckt ausschließlich elektrische Schaltpläne ab (IEEE 315 / IEC 60617). Hydraulische und pneumatische Schaltpläne (ISO 1219) verwenden eine grundlegend andere visuelle Grammatik — gerichtete Ventilenvelopen, Zylindersymbole, Linienstile für Druck/Rücklauf/Ablauf — und werden von dieser Engine nicht unterstützt. Hydraulische Präfixe wie EV* (Elektroventil), BOMBA* (Pumpe), TANK*, DIPOSIT* werden mit einem „Typ kann nicht abgeleitet werden"-Fehler zurückgewiesen.

4.3 Transistormodell-Überschreibung

Bei Q-Zeilen überschreibt ein abschließender Modellname den Typ:

Q1 c b e npn      # NPN-BJT
Q2 c b e pnp      # PNP-BJT
M1 d g s nmos     # N-Kanal-MOSFET
M2 d g s pmos     # P-Kanal-MOSFET

Bei D-Zeilen gilt entsprechendes:

D1 anode cathode zener
D2 anode cathode led
D3 anode cathode schottky
D4 anode cathode photodiode

4.4 Netlist-Beispiel

5. Attribute

Sowohl der Positions- als auch der Netlist-Modus akzeptieren diese Schlüssel-Wert-Attribute:

Im Positionsmodus ist at= innerhalb der Bauteilzeile äquivalent zu einer vorangestellten at:-Zeile:

C1: capacitor down at=R1.end value="100n"

6. Beschriftungen & Kommentare

• Diagrammtitel: circuit "RC-Filter" — nur in der ersten Zeile.
• Bauteilbezeichnung: label="R1"-Attribut — Referenzkennzeichen, das neben dem Symbol angezeigt wird.
• Wertannotation: value="4.7k" — wird neben oder unter dem Bauteil angezeigt.
• Netzbezeichnung: label "VOUT" right — eigenständiges Netz-Flag am aktuellen Cursor.
• Kommentare: # am Anfang einer Zeile (nach führendem Leerzeichen).

7. Reservierte Wörter & Maskierung

Am Zeilenanfang reserviert (Positionsmodus): circuit (Kopfzeile), at:, net, wire, label.

Im Netlist-Modus reserviert: es gelten dieselben Kopfzeilenregeln; alle anderen Zeilen sind SPICE-Bauteilzeilen.

Massenetz-Aliase (nur Netlist): 0, gnd, GND, Gnd, ground, Ground — alle werden als derselbe Knoten behandelt.

Bauteil-IDs müssen dem Muster [a-zA-Z_][a-zA-Z0-9_]* entsprechen. Leerzeichen in Werten müssen in Anführungszeichen gesetzt werden: value="10 kΩ".

8. Häufige Fehler

9. Grammatik (EBNF)

document        = header statement*

-- Positionsmodus --
header          = "circuit" ( WS quoted-string )? NEWLINE
statement       = blank | comment | component | wire | at | net-decl | label-stmt

component       = ( id ":" WS )? type WS direction? attrs* NEWLINE
wire            = "wire" ( WS direction )? ( WS integer )? NEWLINE
at              = "at:" WS anchor NEWLINE
anchor          = id "." ( "start" | "end" )
                | id                          // Netzname-Ankerpunkt

net-decl        = "net" WS id NEWLINE         // nur Netz deklarieren
                | "net" WS id ":" WS "dot" NEWLINE  // deklarieren + Punkt platzieren

label-stmt      = "label" WS quoted-string ( WS direction )? NEWLINE

component-attr  = "value=" quoted-string
                | "label=" quoted-string
                | "at=" anchor
                | "length=" integer

direction       = "right" | "left" | "up" | "down"
type            = // beliebiger Wert aus den Bauteil-Tabellen in §2

-- Netlist-Modus --
netlist-header  = "circuit" ( WS quoted-string )? WS "netlist" NEWLINE
netlist-stmt    = id WS net-ref+ ( WS kv-pair )* NEWLINE
                | comment
net-ref         = id | "0"                    // Netzname oder Massenetz-Alias
kv-pair         = id "=" ( quoted-string | bare-value )

id              = [a-zA-Z_] [a-zA-Z0-9_]*
integer         = [0-9]+
quoted-string   = '"' any-char-but-quote* '"'
comment         = "#" any NEWLINE

Maßgebliche Quelle: src/diagrams/circuit/parser.ts und src/diagrams/circuit/netlist.ts. Wenn diese Dokumentation vom Parser abweicht, hat der Parser Vorrang — bitte öffnen Sie ein Issue.

10. Normkonformität

Schematex-Schaltpläne folgen IEEE Std 315-1975 / ANSI Y32.2 für Bauteilsymbolformen und IEC 60617 für internationale Varianten. Die Netlist-Syntax folgt den SPICE-Präfix-Konventionen (Berkeley SPICE3 / LTspice / ngspice).

Was heute implementiert ist:

• ✅ Vollständiger Satz passiver Bauteile: Widerstandsvarianten, Kondensatorvarianten, Induktivitätsvarianten, Quarz, Transformator
• ✅ Quellen und Versorgung: Spannungsquelle, Stromquelle, Wechselstromquelle, Batterie, VCC, vier Massestile
• ✅ Diodenfamilie: Diode, Zenerdiode, Schottky, LED, Fotodiode, Varaktor, TVS, Brückengleichrichter
• ✅ BJTs: NPN, PNP, Darlington NPN/PNP
• ✅ FETs: NMOS/PMOS Anreicherungstyp, NMOS Verarmungstyp, N/P-Kanal-JFET
• ✅ Leistungshalbleiter: IGBT, SCR, TRIAC, DIAC
• ✅ Optoelektronik: Fototransistor, Optokoppler
• ✅ Analoge ICs: Operationsverstärker, Komparator, Schmitt-Puffer, Tri-State-Puffer, INA, generisches IC, Spannungsregler, DC-DC-Wandler, 555-Timer
• ✅ Schalter: SPST, SPDT, DPDT, Schließer, Öffner
• ✅ Relais: Spule, Schließerkontakt, Öffnerkontakt
• ✅ Elektromechanik: Motor, Lautsprecher, Mikrofon, Summer
• ✅ Messtechnik: Amperemeter, Voltmeter, Wattmeter, Oszilloskop
• ✅ Annotationen: Leitung, Verbindungspunkt, Bezeichnung, Port, Testpunkt, Nicht-Verbinden, Antenne
• ✅ Positions-DSL: Richtungsverkettung, at:-Verzweigung, net-Deklarationen
• ✅ Netlist-DSL: SPICE-Präfix-Zuordnung, Modellüberschreibungen, automatische Massenetz-Synthese
• ⏳ Pin-Ebene at: für BJT/FET/Operationsverstärker benannte Pins (Basis, Kollektor, Plus, Minus, Ausgang)
• ⏳ Automatisch geroutete Leitungen im Positionsmodus (Routing um platzierte Symbole herum)
• ⏳ Busleitungen mit Bit-Breiten-Annotation (/8-Schrägstrich)

Referenzen:

• IEEE Std 315-1975 (ANSI Y32.2): Graphic Symbols for Electrical and Electronics Diagrams
• IEC 60617: Graphical symbols for diagrams
• SPICE3 User's Manual, UC Berkeley — Netlist-Zeilenformat-Konventionen

11. Verwandte Beispiele

12. Roadmap

Geplant — noch nicht parsierbar. Verwenden Sie diese nicht in generiertem DSL; der Parser wird sie zurückweisen oder ignorieren.

• Benannte Pin-Ankerpunkte für mehrpolige Bauteile — at: Q1.base, at: U1.out, at: U1.plus, damit Rückkopplungsschleifen bei Operationsverstärkern und BJTs ohne lange wire-Umwege verdrahtet werden können.
• Busleitung — wire right bus=8 zeichnet eine dicke Leitung mit einer /8-Bit-Breiten-Schrägstrich-Annotation.
• Automatisch geroutete Leitungen — connect R1.end U1.minus lässt die Engine die Leitung um platzierte Symbole herumleiten.
• flip- und reverse-Attribute — Spiegeln oder Umkehren der Polarität/Orientierung eines Bauteils entlang der Richtungsachse.
• dashed-Leitungsstil — gestrichelte Linie für HF-Abschirmungen, Kabelbündel oder virtuelle Verbindungen.
• Hierarchische Blätter — module "name" { … } Gruppierung analog zu Logikgattern-Modulen, zur Dokumentation mehrseitiger Schaltpläne.

Verfolgen Sie den Fortschritt in den GitHub-Issues, wenn Sie diese Funktionen früher benötigen.